# olofk/serv

<https://repo.masters-masters.com/repos/olofk/serv>

[Accueil](https://repo.masters-masters.com/) › [olofk](https://repo.masters-masters.com/owners/olofk) › [serv](https://repo.masters-masters.com/repos/olofk/serv)

olofk/serv, dépôt open source à 1 914 étoiles sur GitHub. Carte Bêta de RepoMasters. SERV - The SErial RISC-V CPU Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [olofk](https://repo.masters-masters.com/owners/olofk) |
| Étoiles | 1 914 |
| Forks | 267 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | ISC |
| Création | 2018 |
| Sujets | verilog, fpga, asic, risc-v |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [olofk/serv](https://github.com/olofk/serv) |

## Fiche du dépôt

SERV - The SErial RISC-V CPU

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## Autres dépôts de olofk

- [olofk/fusesoc · ★ 1 480 · Python · Bêta](https://repo.masters-masters.com/repos/olofk/fusesoc)
- [olofk/edalize · ★ 803 · Python · Bêta](https://repo.masters-masters.com/repos/olofk/edalize)
- [olofk/corescore · ★ 180 · Verilog · Prototype](https://repo.masters-masters.com/repos/olofk/corescore)
- [olofk/ipyxact · ★ 143 · Python · Prototype](https://repo.masters-masters.com/repos/olofk/ipyxact)

## D’autres dépôts Verilog

- [XUANTIE-RV/wujian100\_open · ★ 2 031 · Verilog · RC](https://repo.masters-masters.com/repos/XUANTIE-RV/wujian100_open)
- [pConst/basic\_verilog · ★ 2 030 · Verilog · RC](https://repo.masters-masters.com/repos/pConst/basic_verilog)
- [riscv-mcu/e203\_hbirdv2 · ★ 1 970 · Verilog · Bêta](https://repo.masters-masters.com/repos/riscv-mcu/e203_hbirdv2)
- [ufrisk/pcileech-fpga · ★ 1 850 · Verilog · Bêta](https://repo.masters-masters.com/repos/ufrisk/pcileech-fpga)
- [ultraembedded/riscv · ★ 1 812 · Verilog · Bêta](https://repo.masters-masters.com/repos/ultraembedded/riscv)
- [alexforencich/verilog-pcie · ★ 1 675 · Verilog · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-pcie)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.