# open-fpga/core-template

<https://repo.masters-masters.com/repos/open-fpga/core-template>

[Accueil](https://repo.masters-masters.com/) › [open-fpga](https://repo.masters-masters.com/owners/open-fpga) › [core-template](https://repo.masters-masters.com/repos/open-fpga/core-template)

open-fpga/core-template, dépôt open source à 139 étoiles sur GitHub. Carte Prototype de RepoMasters. A template for getting started with FPGA core development

| Champ | Valeur |
| --- | --- |
| Propriétaire | [open-fpga](https://repo.masters-masters.com/owners/open-fpga) |
| Étoiles | 139 |
| Forks | 18 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2022 |
| Sujets | openfpga |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [open-fpga/core-template](https://github.com/open-fpga/core-template) |

## Fiche du dépôt

A template for getting started with FPGA core development

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [HDLForBeginners/Examples · ★ 140 · Verilog · Prototype](https://repo.masters-masters.com/repos/HDLForBeginners/Examples)
- [russdill/bch\_verilog · ★ 139 · Verilog · Prototype](https://repo.masters-masters.com/repos/russdill/bch_verilog)
- [AngeloJacobo/RISC-V · ★ 139 · Verilog · Prototype](https://repo.masters-masters.com/repos/AngeloJacobo/RISC-V)
- [efabless/caravel\_mpw-one · ★ 138 · Verilog · Prototype](https://repo.masters-masters.com/repos/efabless/caravel_mpw-one)
- [NXP/i3c-slave-design · ★ 137 · Verilog · Prototype](https://repo.masters-masters.com/repos/NXP/i3c-slave-design)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.