# opengateware/openFPGA-Genesis

<https://repo.masters-masters.com/repos/opengateware/openFPGA-Genesis>

[Accueil](https://repo.masters-masters.com/) › [opengateware](https://repo.masters-masters.com/owners/opengateware) › [openFPGA-Genesis](https://repo.masters-masters.com/repos/opengateware/openFPGA-Genesis)

opengateware/openFPGA-Genesis, dépôt open source à 129 étoiles sur GitHub. Carte Prototype de RepoMasters. FPGA implementation of Sega Genesis for Analogue…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [opengateware](https://repo.masters-masters.com/owners/opengateware) |
| Étoiles | 129 |
| Forks | 9 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2022 |
| Sujets | analogue-pocket, openfpga |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [opengateware/openFPGA-Genesis](https://github.com/opengateware/openFPGA-Genesis) |

## Fiche du dépôt

FPGA implementation of Sega Genesis for Analogue Pocket.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [freecores/dma\_axi · ★ 130 · Verilog · Prototype](https://repo.masters-masters.com/repos/freecores/dma_axi)
- [Herooyyy/Free-DMA-Firmware-pcileech · ★ 130 · Verilog · Prototype](https://repo.masters-masters.com/repos/Herooyyy/Free-DMA-Firmware-pcileech)
- [maltanar/fpga-tidbits · ★ 129 · Verilog · Prototype](https://repo.masters-masters.com/repos/maltanar/fpga-tidbits)
- [jamieiles/oldland-cpu · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/jamieiles/oldland-cpu)
- [cliffordwolf/PonyLink · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/cliffordwolf/PonyLink)
- [PulseRain/Reindeer · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/PulseRain/Reindeer)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.