# openhwfoundation/core-v-mcu

<https://repo.masters-masters.com/repos/openhwfoundation/core-v-mcu>

[Accueil](https://repo.masters-masters.com/) › [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) › [core-v-mcu](https://repo.masters-masters.com/repos/openhwfoundation/core-v-mcu)

openhwfoundation/core-v-mcu, dépôt open source à 215 étoiles sur GitHub. Carte Prototype de RepoMasters. This is the CORE-V MCU project, hosting CORE-V's…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) |
| Étoiles | 215 |
| Forks | 81 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2020 |
| Sujets | microcontroller, systemverilog, openhwgroup, riscv |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [openhwfoundation/core-v-mcu](https://github.com/openhwfoundation/core-v-mcu) |

## Fiche du dépôt

This is the CORE-V MCU project, hosting CORE-V's embedded-class cores.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de openhwfoundation

- [openhwfoundation/cva6 · ★ 3 185 · Assembly · RC](https://repo.masters-masters.com/repos/openhwfoundation/cva6)
- [openhwfoundation/cv32e40p · ★ 1 319 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40p)
- [openhwfoundation/core-v-verif · ★ 738 · Assembly · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/core-v-verif)
- [openhwfoundation/cvw · ★ 659 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvw)
- [openhwfoundation/cvfpu · ★ 648 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvfpu)
- [openhwfoundation/core-v-cores · ★ 380 · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/core-v-cores)

## D’autres dépôts SystemVerilog

- [agg23/openfpga-NES · ★ 224 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/agg23/openfpga-NES)
- [taichi-ishitani/tnoc · ★ 216 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/taichi-ishitani/tnoc)
- [tilk/riscv-simple-sv · ★ 216 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/tilk/riscv-simple-sv)
- [cluelogic/uvm-tutorial-for-candy-lovers · ★ 211 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/cluelogic/uvm-tutorial-for-candy-lovers)
- [ClusterM/coolgirl-famicom-multicart · ★ 210 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/ClusterM/coolgirl-famicom-multicart)
- [eevaain/tiny-tpu-old · ★ 206 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/eevaain/tiny-tpu-old)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.