# openhwfoundation/cv32e40p

<https://repo.masters-masters.com/repos/openhwfoundation/cv32e40p>

[Accueil](https://repo.masters-masters.com/) › [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) › [cv32e40p](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40p)

openhwfoundation/cv32e40p, dépôt open source à 1 319 étoiles sur GitHub. Carte Bêta de RepoMasters. CV32E40P is an in-order 4-stage RISC-V RV32IMFCXpulp CPU…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) |
| Étoiles | 1 319 |
| Forks | 560 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2016 |
| Sujets | riscv, riscv32imfc |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [openhwfoundation/cv32e40p](https://github.com/openhwfoundation/cv32e40p) |

## Fiche du dépôt

CV32E40P is an in-order 4-stage RISC-V RV32IMFCXpulp CPU based on RI5CY from PULP-Platform

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## Autres dépôts de openhwfoundation

- [openhwfoundation/cva6 · ★ 3 185 · Assembly · RC](https://repo.masters-masters.com/repos/openhwfoundation/cva6)
- [openhwfoundation/core-v-verif · ★ 738 · Assembly · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/core-v-verif)
- [openhwfoundation/cvw · ★ 659 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvw)
- [openhwfoundation/cvfpu · ★ 648 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvfpu)
- [openhwfoundation/core-v-cores · ★ 380 · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/core-v-cores)
- [openhwfoundation/force-riscv · ★ 321 · C++ · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/force-riscv)

## D’autres dépôts SystemVerilog

- [aws/aws-fpga · ★ 1 691 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/aws/aws-fpga)
- [itsfrank/MinecraftHDL · ★ 1 596 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/itsfrank/MinecraftHDL)
- [hughperkins/VeriGPU · ★ 1 405 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/hughperkins/VeriGPU)
- [hdl-util/hdmi · ★ 1 310 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/hdl-util/hdmi)
- [rsd-devel/rsd · ★ 1 214 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/rsd-devel/rsd)
- [syntacore/scr1 · ★ 1 013 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/syntacore/scr1)

---
Données : GitHub · Illustration : image publique du projet, pixelisée par RepoMasters.