# openhwfoundation/cv32e40s

<https://repo.masters-masters.com/repos/openhwfoundation/cv32e40s>

[Accueil](https://repo.masters-masters.com/) › [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) › [cv32e40s](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40s)

openhwfoundation/cv32e40s, dépôt open source à 163 étoiles sur GitHub. Carte Prototype de RepoMasters. 4 stage, in-order, secure RISC-V core based on the…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) |
| Étoiles | 163 |
| Forks | 29 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2021 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [openhwfoundation/cv32e40s](https://github.com/openhwfoundation/cv32e40s) |

## Fiche du dépôt

4 stage, in-order, secure RISC-V core based on the CV32E40P

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de openhwfoundation

- [openhwfoundation/cva6 · ★ 3 185 · Assembly · RC](https://repo.masters-masters.com/repos/openhwfoundation/cva6)
- [openhwfoundation/cv32e40p · ★ 1 319 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40p)
- [openhwfoundation/core-v-verif · ★ 738 · Assembly · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/core-v-verif)
- [openhwfoundation/cvw · ★ 659 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvw)
- [openhwfoundation/cvfpu · ★ 648 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvfpu)
- [openhwfoundation/core-v-cores · ★ 380 · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/core-v-cores)

## D’autres dépôts SystemVerilog

- [srg320/Saturn\_MiSTer · ★ 166 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/srg320/Saturn_MiSTer)
- [gnodipac886/ViT-FPGA-TPU · ★ 165 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/gnodipac886/ViT-FPGA-TPU)
- [GodelMachine/AHB2 · ★ 164 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/GodelMachine/AHB2)
- [Xilinx/open-nic-shell · ★ 161 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/Xilinx/open-nic-shell)
- [iammituraj/pequeno\_riscv · ★ 161 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/iammituraj/pequeno_riscv)
- [agalimberti/NoCRouter · ★ 160 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/agalimberti/NoCRouter)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.