# openhwfoundation/cv32e40x

<https://repo.masters-masters.com/repos/openhwfoundation/cv32e40x>

[Accueil](https://repo.masters-masters.com/) › [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) › [cv32e40x](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40x)

openhwfoundation/cv32e40x, dépôt open source à 289 étoiles sur GitHub. Carte Alpha de RepoMasters. 4 stage, in-order, compute RISC-V core based on the CV32E40P

| Champ | Valeur |
| --- | --- |
| Propriétaire | [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) |
| Étoiles | 289 |
| Forks | 76 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2021 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [openhwfoundation/cv32e40x](https://github.com/openhwfoundation/cv32e40x) |

## Fiche du dépôt

4 stage, in-order, compute RISC-V core based on the CV32E40P

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de openhwfoundation

- [openhwfoundation/cva6 · ★ 3 185 · Assembly · RC](https://repo.masters-masters.com/repos/openhwfoundation/cva6)
- [openhwfoundation/cv32e40p · ★ 1 319 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40p)
- [openhwfoundation/core-v-verif · ★ 738 · Assembly · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/core-v-verif)
- [openhwfoundation/cvw · ★ 659 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvw)
- [openhwfoundation/cvfpu · ★ 648 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvfpu)
- [openhwfoundation/core-v-cores · ★ 380 · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/core-v-cores)

## D’autres dépôts SystemVerilog

- [veripool/verilog-mode · ★ 293 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/veripool/verilog-mode)
- [tymonx/logic · ★ 292 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/tymonx/logic)
- [harishsg993010/tiny-NPU · ★ 292 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/harishsg993010/tiny-NPU)
- [chipsalliance/Cores-VeeR-EH2 · ★ 283 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH2)
- [intel/fpga-npu · ★ 267 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/intel/fpga-npu)
- [mathis-s/SoomRV · ★ 259 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/mathis-s/SoomRV)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.