# openhwfoundation/cva6

<https://repo.masters-masters.com/repos/openhwfoundation/cva6>

[Accueil](https://repo.masters-masters.com/) › [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) › [cva6](https://repo.masters-masters.com/repos/openhwfoundation/cva6)

openhwfoundation/cva6, dépôt open source à 3 183 étoiles sur GitHub. Carte RC de RepoMasters. The CORE-V CVA6 is a highly configurable, 6-stage RISC-V core…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) |
| Étoiles | 3 183 |
| Forks | 1 046 |
| Langage | [Assembly](https://repo.masters-masters.com/languages/assembly) |
| Licence | Aucune |
| Création | 2018 |
| Sujets | systemverilog-hdl, cpu, asic, fpga, rv64gc, ariane, risc-v |
| Rang | [RC (2 000 à 4 999 ★)](https://repo.masters-masters.com/ranks/blockbuster) |
| Voir sur GitHub | [openhwfoundation/cva6](https://github.com/openhwfoundation/cva6) |

## Fiche du dépôt

The CORE-V CVA6 is a highly configurable, 6-stage RISC-V core for both application and embedded applications. Application class configurations are capable of booting Linux.

Rang des dépôts qui ont 2 000 à 4 999 ★ sur GitHub. Probabilité publiée par carte tirée : 3 %. Rareté : Épique.

## Autres dépôts de openhwfoundation

- [openhwfoundation/cv32e40p · ★ 1 317 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40p)
- [openhwfoundation/core-v-verif · ★ 737 · Assembly · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/core-v-verif)
- [openhwfoundation/cvw · ★ 659 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvw)
- [openhwfoundation/cvfpu · ★ 648 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvfpu)
- [openhwfoundation/core-v-cores · ★ 380 · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/core-v-cores)
- [openhwfoundation/force-riscv · ★ 321 · C++ · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/force-riscv)

## D’autres dépôts Assembly

- [netwide-assembler/nasm · ★ 3 343 · Assembly · RC](https://repo.masters-masters.com/repos/netwide-assembler/nasm)
- [virtualagc/virtualagc · ★ 3 335 · Assembly · RC](https://repo.masters-masters.com/repos/virtualagc/virtualagc)
- [SpinalHDL/VexRiscv · ★ 3 302 · Assembly · RC](https://repo.masters-masters.com/repos/SpinalHDL/VexRiscv)
- [nemasu/asmttpd · ★ 3 092 · Assembly · RC](https://repo.masters-masters.com/repos/nemasu/asmttpd)
- [pooler/cpuminer · ★ 3 006 · Assembly · RC](https://repo.masters-masters.com/repos/pooler/cpuminer)
- [SheerSt/pokewilds · ★ 2 924 · Assembly · RC](https://repo.masters-masters.com/repos/SheerSt/pokewilds)

---
Données : GitHub · Illustration : image publique du projet, pixelisée par RepoMasters.