# openhwfoundation/cvfpu

<https://repo.masters-masters.com/repos/openhwfoundation/cvfpu>

[Accueil](https://repo.masters-masters.com/) › [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) › [cvfpu](https://repo.masters-masters.com/repos/openhwfoundation/cvfpu)

openhwfoundation/cvfpu, dépôt open source à 648 étoiles sur GitHub. Carte Alpha de RepoMasters. Parametric floating-point unit with support for standard…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [openhwfoundation](https://repo.masters-masters.com/owners/openhwfoundation) |
| Étoiles | 648 |
| Forks | 175 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Apache-2.0 |
| Création | 2018 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [openhwfoundation/cvfpu](https://github.com/openhwfoundation/cvfpu) |

## Fiche du dépôt

Parametric floating-point unit with support for standard RISC-V formats and operations as well as transprecision formats.

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de openhwfoundation

- [openhwfoundation/cva6 · ★ 3 183 · Assembly · RC](https://repo.masters-masters.com/repos/openhwfoundation/cva6)
- [openhwfoundation/cv32e40p · ★ 1 317 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40p)
- [openhwfoundation/core-v-verif · ★ 737 · Assembly · Bêta](https://repo.masters-masters.com/repos/openhwfoundation/core-v-verif)
- [openhwfoundation/cvw · ★ 659 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvw)
- [openhwfoundation/core-v-cores · ★ 380 · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/core-v-cores)
- [openhwfoundation/force-riscv · ★ 321 · C++ · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/force-riscv)

## D’autres dépôts SystemVerilog

- [bespoke-silicon-group/basejump\_stl · ★ 692 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/bespoke-silicon-group/basejump_stl)
- [openhwfoundation/cvw · ★ 659 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/openhwfoundation/cvw)
- [raysalemi/uvmprimer · ★ 657 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/raysalemi/uvmprimer)
- [trivialmips/nontrivial-mips · ★ 609 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/trivialmips/nontrivial-mips)
- [lowRISC/lowrisc-chip · ★ 601 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/lowRISC/lowrisc-chip)
- [pulp-platform/pulp · ★ 573 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.