# openrisc/orpsoc-cores

<https://repo.masters-masters.com/repos/openrisc/orpsoc-cores>

[Accueil](https://repo.masters-masters.com/) › [openrisc](https://repo.masters-masters.com/owners/openrisc) › [orpsoc-cores](https://repo.masters-masters.com/repos/openrisc/orpsoc-cores)

openrisc/orpsoc-cores, dépôt open source à 125 étoiles sur GitHub. Carte Prototype de RepoMasters. Core description files for FuseSoC Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [openrisc](https://repo.masters-masters.com/owners/openrisc) |
| Étoiles | 125 |
| Forks | 75 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2013 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [openrisc/orpsoc-cores](https://github.com/openrisc/orpsoc-cores) |

## Fiche du dépôt

Core description files for FuseSoC

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de openrisc

- [openrisc/mor1kx · ★ 594 · Verilog · Alpha](https://repo.masters-masters.com/repos/openrisc/mor1kx)
- [openrisc/or1200 · ★ 184 · Verilog · Prototype](https://repo.masters-masters.com/repos/openrisc/or1200)

## D’autres dépôts Verilog

- [Lichee-Pi/Tang\_FPGA\_Examples · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/Lichee-Pi/Tang_FPGA_Examples)
- [erihsu/INT\_FP\_MAC · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/erihsu/INT_FP_MAC)
- [lac-dcc/chimera · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/lac-dcc/chimera)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.