# phoeniX-Digital-Design/phoeniX

<https://repo.masters-masters.com/repos/phoeniX-Digital-Design/phoeniX>

[Accueil](https://repo.masters-masters.com/) › [phoeniX-Digital-Design](https://repo.masters-masters.com/owners/phoeniX-Digital-Design) › [phoeniX](https://repo.masters-masters.com/repos/phoeniX-Digital-Design/phoeniX)

phoeniX-Digital-Design/phoeniX, dépôt open source à 132 étoiles sur GitHub. Carte Prototype de RepoMasters. A Reconfigurable RISC-V Core for Approximate…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [phoeniX-Digital-Design](https://repo.masters-masters.com/owners/phoeniX-Digital-Design) |
| Étoiles | 132 |
| Forks | 83 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2023 |
| Sujets | cpu-design, computer-architecture, fpga, vlsi, microprocessor, riscv, risc-v, cpu, embedded-systems, approximate-computing |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [phoeniX-Digital-Design/phoeniX](https://github.com/phoeniX-Digital-Design/phoeniX) |

## Fiche du dépôt

A Reconfigurable RISC-V Core for Approximate Computing

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [MiSTer-devel/Genesis\_MiSTer · ★ 132 · Verilog · Prototype](https://repo.masters-masters.com/repos/MiSTer-devel/Genesis_MiSTer)
- [circuitgraph/circuitgraph · ★ 132 · Verilog · Prototype](https://repo.masters-masters.com/repos/circuitgraph/circuitgraph)
- [mole99/gf180mcu-fabulous-fpga · ★ 132 · Verilog · Prototype](https://repo.masters-masters.com/repos/mole99/gf180mcu-fabulous-fpga)
- [jotego/jt12 · ★ 131 · Verilog · Prototype](https://repo.masters-masters.com/repos/jotego/jt12)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.