# pulp-platform/common\_cells

<https://repo.masters-masters.com/repos/pulp-platform/common_cells>

[Accueil](https://repo.masters-masters.com/) › [pulp-platform](https://repo.masters-masters.com/owners/pulp-platform) › [common\_cells](https://repo.masters-masters.com/repos/pulp-platform/common_cells)

pulp-platform/common\_cells, dépôt open source à 813 étoiles sur GitHub. Carte Bêta de RepoMasters. Common SystemVerilog components Langage : SystemVerilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [pulp-platform](https://repo.masters-masters.com/owners/pulp-platform) |
| Étoiles | 813 |
| Forks | 208 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2018 |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [pulp-platform/common\_cells](https://github.com/pulp-platform/common_cells) |

## Fiche du dépôt

Common SystemVerilog components

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## Autres dépôts de pulp-platform

- [pulp-platform/axi · ★ 1 743 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/axi)
- [pulp-platform/pulpino · ★ 1 073 · C · Bêta](https://repo.masters-masters.com/repos/pulp-platform/pulpino)
- [pulp-platform/pulp-dronet · ★ 629 · C · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp-dronet)
- [pulp-platform/pulp · ★ 572 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp)
- [pulp-platform/ara · ★ 561 · C · Alpha](https://repo.masters-masters.com/repos/pulp-platform/ara)
- [pulp-platform/pulpissimo · ★ 501 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulpissimo)

## D’autres dépôts SystemVerilog

- [chipsalliance/Cores-VeeR-EH1 · ★ 971 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH1)
- [westerndigitalcorporation/swerv\_eh1 · ★ 882 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/westerndigitalcorporation/swerv_eh1)
- [black-parrot/black-parrot · ★ 840 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/black-parrot/black-parrot)
- [projf/projf-explore · ★ 799 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/projf/projf-explore)
- [hwayne/lets-prove-leftpad · ★ 758 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/hwayne/lets-prove-leftpad)
- [bespoke-silicon-group/basejump\_stl · ★ 692 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/bespoke-silicon-group/basejump_stl)

---
Données : GitHub · Illustration : image publique du projet, pixelisée par RepoMasters.