# pulp-platform/croc

<https://repo.masters-masters.com/repos/pulp-platform/croc>

[Accueil](https://repo.masters-masters.com/) › [pulp-platform](https://repo.masters-masters.com/owners/pulp-platform) › [croc](https://repo.masters-masters.com/repos/pulp-platform/croc)

pulp-platform/croc, dépôt open source à 294 étoiles sur GitHub. Carte Alpha de RepoMasters. A PULP SoC for education, easy to understand and extend with a…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [pulp-platform](https://repo.masters-masters.com/owners/pulp-platform) |
| Étoiles | 294 |
| Forks | 143 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2024 |
| Sujets | asic, riscv, rtl-design, systemverilog |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [pulp-platform/croc](https://github.com/pulp-platform/croc) |

## Fiche du dépôt

A PULP SoC for education, easy to understand and extend with a full flow for a physical design.

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de pulp-platform

- [pulp-platform/axi · ★ 1 743 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/axi)
- [pulp-platform/pulpino · ★ 1 073 · C · Bêta](https://repo.masters-masters.com/repos/pulp-platform/pulpino)
- [pulp-platform/common\_cells · ★ 813 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/common_cells)
- [pulp-platform/pulp-dronet · ★ 629 · C · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp-dronet)
- [pulp-platform/pulp · ★ 572 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp)
- [pulp-platform/ara · ★ 561 · C · Alpha](https://repo.masters-masters.com/repos/pulp-platform/ara)

## D’autres dépôts SystemVerilog

- [pulp-platform/riscv-dbg · ★ 332 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/riscv-dbg)
- [VerificationExcellence/UVMReference · ★ 308 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/VerificationExcellence/UVMReference)
- [bespoke-silicon-group/bsg\_manycore · ★ 305 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/bespoke-silicon-group/bsg_manycore)
- [veripool/verilog-mode · ★ 293 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/veripool/verilog-mode)
- [tymonx/logic · ★ 292 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/tymonx/logic)
- [harishsg993010/tiny-NPU · ★ 290 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/harishsg993010/tiny-NPU)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.