# pulp-platform/register\_interface

<https://repo.masters-masters.com/repos/pulp-platform/register_interface>

[Accueil](https://repo.masters-masters.com/) › [pulp-platform](https://repo.masters-masters.com/owners/pulp-platform) › [register\_interface](https://repo.masters-masters.com/repos/pulp-platform/register_interface)

pulp-platform/register\_interface, dépôt open source à 141 étoiles sur GitHub. Carte Prototype de RepoMasters. Generic Register Interface (contains various…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [pulp-platform](https://repo.masters-masters.com/owners/pulp-platform) |
| Étoiles | 141 |
| Forks | 41 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2018 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [pulp-platform/register\_interface](https://github.com/pulp-platform/register_interface) |

## Fiche du dépôt

Generic Register Interface (contains various adapters)

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de pulp-platform

- [pulp-platform/axi · ★ 1 742 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/axi)
- [pulp-platform/pulpino · ★ 1 073 · C · Bêta](https://repo.masters-masters.com/repos/pulp-platform/pulpino)
- [pulp-platform/common\_cells · ★ 812 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/common_cells)
- [pulp-platform/pulp-dronet · ★ 629 · C · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp-dronet)
- [pulp-platform/pulp · ★ 572 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp)
- [pulp-platform/ara · ★ 561 · C · Alpha](https://repo.masters-masters.com/repos/pulp-platform/ara)

## D’autres dépôts SystemVerilog

- [amd/mini-isp · ★ 147 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/amd/mini-isp)
- [zeroasiccorp/wildebeest · ★ 146 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/zeroasiccorp/wildebeest)
- [chipsalliance/uvm-verilator · ★ 143 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chipsalliance/uvm-verilator)
- [marcoz001/axi-uvm · ★ 140 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/marcoz001/axi-uvm)
- [openhwfoundation/cva5 · ★ 140 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/openhwfoundation/cva5)
- [MiSTer-devel/C64\_MiSTer · ★ 139 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/MiSTer-devel/C64_MiSTer)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.