# pulp-platform/riscv-dbg

<https://repo.masters-masters.com/repos/pulp-platform/riscv-dbg>

[Accueil](https://repo.masters-masters.com/) › [pulp-platform](https://repo.masters-masters.com/owners/pulp-platform) › [riscv-dbg](https://repo.masters-masters.com/repos/pulp-platform/riscv-dbg)

pulp-platform/riscv-dbg, dépôt open source à 332 étoiles sur GitHub. Carte Alpha de RepoMasters. RISC-V Debug Support for our PULP RISC-V Cores

| Champ | Valeur |
| --- | --- |
| Propriétaire | [pulp-platform](https://repo.masters-masters.com/owners/pulp-platform) |
| Étoiles | 332 |
| Forks | 101 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2019 |
| Sujets | riscv, debug |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [pulp-platform/riscv-dbg](https://github.com/pulp-platform/riscv-dbg) |

## Fiche du dépôt

RISC-V Debug Support for our PULP RISC-V Cores

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de pulp-platform

- [pulp-platform/axi · ★ 1 745 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/axi)
- [pulp-platform/pulpino · ★ 1 074 · C · Bêta](https://repo.masters-masters.com/repos/pulp-platform/pulpino)
- [pulp-platform/common\_cells · ★ 814 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/common_cells)
- [pulp-platform/pulp-dronet · ★ 630 · C · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp-dronet)
- [pulp-platform/pulp · ★ 573 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp)
- [pulp-platform/ara · ★ 562 · C · Alpha](https://repo.masters-masters.com/repos/pulp-platform/ara)

## D’autres dépôts SystemVerilog

- [MPSU/APS · ★ 362 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/MPSU/APS)
- [chipsalliance/Cores-VeeR-EL2 · ★ 349 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EL2)
- [RHSResearchLLC/NiteFury-and-LiteFury · ★ 337 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/RHSResearchLLC/NiteFury-and-LiteFury)
- [VerificationExcellence/UVMReference · ★ 308 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/VerificationExcellence/UVMReference)
- [bespoke-silicon-group/bsg\_manycore · ★ 305 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/bespoke-silicon-group/bsg_manycore)
- [pulp-platform/croc · ★ 294 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/croc)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.