# pulp-platform/tech\_cells\_generic

<https://repo.masters-masters.com/repos/pulp-platform/tech_cells_generic>

[Accueil](https://repo.masters-masters.com/) › [pulp-platform](https://repo.masters-masters.com/owners/pulp-platform) › [tech\_cells\_generic](https://repo.masters-masters.com/repos/pulp-platform/tech_cells_generic)

pulp-platform/tech\_cells\_generic, dépôt open source à 102 étoiles sur GitHub. Carte Prototype de RepoMasters. Technology dependent cells instantiated in the…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [pulp-platform](https://repo.masters-masters.com/owners/pulp-platform) |
| Étoiles | 102 |
| Forks | 47 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2018 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [pulp-platform/tech\_cells\_generic](https://github.com/pulp-platform/tech_cells_generic) |

## Fiche du dépôt

Technology dependent cells instantiated in the design for generic process (simulation, FPGA)

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de pulp-platform

- [pulp-platform/axi · ★ 1 743 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/axi)
- [pulp-platform/pulpino · ★ 1 073 · C · Bêta](https://repo.masters-masters.com/repos/pulp-platform/pulpino)
- [pulp-platform/common\_cells · ★ 813 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/pulp-platform/common_cells)
- [pulp-platform/pulp-dronet · ★ 629 · C · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp-dronet)
- [pulp-platform/pulp · ★ 572 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp)
- [pulp-platform/ara · ★ 561 · C · Alpha](https://repo.masters-masters.com/repos/pulp-platform/ara)

## D’autres dépôts SystemVerilog

- [OPAE/intel-fpga-bbb · ★ 104 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/OPAE/intel-fpga-bbb)
- [YosysHQ/nerv · ★ 103 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/YosysHQ/nerv)
- [chili-chips-ba/openeye-CamSI · ★ 102 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openeye-CamSI)
- [mirseo/JSilicon · ★ 101 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/mirseo/JSilicon)
- [pavona/pavona · ★ 101 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/pavona/pavona)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.