# racerxdl/riskow

<https://repo.masters-masters.com/repos/racerxdl/riskow>

[Accueil](https://repo.masters-masters.com/) › [racerxdl](https://repo.masters-masters.com/owners/racerxdl) › [riskow](https://repo.masters-masters.com/repos/racerxdl/riskow)

racerxdl/riskow, dépôt open source à 144 étoiles sur GitHub. Carte Prototype de RepoMasters. Learning how to make a RISC-V Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [racerxdl](https://repo.masters-masters.com/owners/racerxdl) |
| Étoiles | 144 |
| Forks | 12 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2020 |
| Sujets | fpga, learning-exercise, open-core, opencore, risc-v, verilog, riskow |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [racerxdl/riskow](https://github.com/racerxdl/riskow) |

## Fiche du dépôt

Learning how to make a RISC-V

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de racerxdl

- [racerxdl/stm32f0-pico-dump · ★ 198 · C · Prototype](https://repo.masters-masters.com/repos/racerxdl/stm32f0-pico-dump)

## D’autres dépôts Verilog

- [aquaxis/IPCORE · ★ 144 · Verilog · Prototype](https://repo.masters-masters.com/repos/aquaxis/IPCORE)
- [mattvenn/basic-ecp5-pcb · ★ 144 · Verilog · Prototype](https://repo.masters-masters.com/repos/mattvenn/basic-ecp5-pcb)
- [MoonshotAI/nano-kpu · ★ 144 · Verilog · Prototype](https://repo.masters-masters.com/repos/MoonshotAI/nano-kpu)
- [abdelazeem201/Cadence-RTL-to-GDSII-Flow · ★ 141 · Verilog · Prototype](https://repo.masters-masters.com/repos/abdelazeem201/Cadence-RTL-to-GDSII-Flow)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.