# rafaelcalcada/rvx

<https://repo.masters-masters.com/repos/rafaelcalcada/rvx>

[Accueil](https://repo.masters-masters.com/) › [rafaelcalcada](https://repo.masters-masters.com/owners/rafaelcalcada) › [rvx](https://repo.masters-masters.com/repos/rafaelcalcada/rvx)

rafaelcalcada/rvx, dépôt open source à 203 étoiles sur GitHub. Carte Prototype de RepoMasters. RISC-V microcontroller IP for embedded, FPGA and ASIC…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [rafaelcalcada](https://repo.masters-masters.com/owners/rafaelcalcada) |
| Étoiles | 203 |
| Forks | 29 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2020 |
| Sujets | risc-v, rv32i, core, riscv, uart, zicsr, cpu, gpio, mcu, microcontroller |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [rafaelcalcada/rvx](https://github.com/rafaelcalcada/rvx) |

## Fiche du dépôt

RISC-V microcontroller IP for embedded, FPGA and ASIC applications

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [Lichee-Pi/Tang\_E203\_Mini · ★ 204 · Verilog · Prototype](https://repo.masters-masters.com/repos/Lichee-Pi/Tang_E203_Mini)
- [jamieiles/uart · ★ 203 · Verilog · Prototype](https://repo.masters-masters.com/repos/jamieiles/uart)
- [AngeloJacobo/FPGA\_Book\_Experiments · ★ 203 · Verilog · Prototype](https://repo.masters-masters.com/repos/AngeloJacobo/FPGA_Book_Experiments)
- [taoyilee/clacc · ★ 202 · Verilog · Prototype](https://repo.masters-masters.com/repos/taoyilee/clacc)
- [pwmarcz/fpga-chip8 · ★ 202 · Verilog · Prototype](https://repo.masters-masters.com/repos/pwmarcz/fpga-chip8)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.