# regymm/quasiSoC

<https://repo.masters-masters.com/repos/regymm/quasiSoC>

[Accueil](https://repo.masters-masters.com/) › [regymm](https://repo.masters-masters.com/owners/regymm) › [quasiSoC](https://repo.masters-masters.com/repos/regymm/quasiSoC)

regymm/quasiSoC, dépôt open source à 166 étoiles sur GitHub. Carte Prototype de RepoMasters. Linux capable RISC-V SoC designed to be readable and useful.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [regymm](https://repo.masters-masters.com/owners/regymm) |
| Étoiles | 166 |
| Forks | 11 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2021 |
| Sujets | fpga, risc-v |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [regymm/quasiSoC](https://github.com/regymm/quasiSoC) |

## Fiche du dépôt

Linux capable RISC-V SoC designed to be readable and useful.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de regymm

- [regymm/PYNQSDR · ★ 129 · Prototype](https://repo.masters-masters.com/repos/regymm/PYNQSDR)

## D’autres dépôts Verilog

- [chriz2600/DreamcastHDMI · ★ 167 · Verilog · Prototype](https://repo.masters-masters.com/repos/chriz2600/DreamcastHDMI)
- [lisper/cpus-caddr · ★ 166 · Verilog · Prototype](https://repo.masters-masters.com/repos/lisper/cpus-caddr)
- [onchipuis/mriscv · ★ 166 · Verilog · Prototype](https://repo.masters-masters.com/repos/onchipuis/mriscv)
- [drandyhaas/Haasoscope · ★ 165 · Verilog · Prototype](https://repo.masters-masters.com/repos/drandyhaas/Haasoscope)
- [mhyousefi/MIPS-pipeline-processor · ★ 164 · Verilog · Prototype](https://repo.masters-masters.com/repos/mhyousefi/MIPS-pipeline-processor)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.