# rejunity/tiny-asic-1\_58bit-matrix-mul

<https://repo.masters-masters.com/repos/rejunity/tiny-asic-1_58bit-matrix-mul>

[Accueil](https://repo.masters-masters.com/) › [rejunity](https://repo.masters-masters.com/owners/rejunity) › [tiny-asic-1\_58bit-matrix-mul](https://repo.masters-masters.com/repos/rejunity/tiny-asic-1_58bit-matrix-mul)

rejunity/tiny-asic-1\_58bit-matrix-mul, dépôt open source à 197 étoiles sur GitHub. Carte Prototype de RepoMasters. Tiny ASIC implementation for "The Era of…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [rejunity](https://repo.masters-masters.com/owners/rejunity) |
| Étoiles | 197 |
| Forks | 16 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2024 |
| Sujets | asic, llm-inference, systolic-arrays, tinytapeout |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [rejunity/tiny-asic-1\_58bit-matrix-mul](https://github.com/rejunity/tiny-asic-1_58bit-matrix-mul) |

## Fiche du dépôt

Tiny ASIC implementation for "The Era of 1-bit LLMs All Large Language Models are in 1.58 Bits" matrix multiplication unit

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de rejunity

- [rejunity/z80-open-silicon · ★ 814 · Verilog · Bêta](https://repo.masters-masters.com/repos/rejunity/z80-open-silicon)

## D’autres dépôts Verilog

- [benreynwar/fft-dit-fpga · ★ 198 · Verilog · Prototype](https://repo.masters-masters.com/repos/benreynwar/fft-dit-fpga)
- [ben-marshall/uart · ★ 198 · Verilog · Prototype](https://repo.masters-masters.com/repos/ben-marshall/uart)
- [thedatabusdotio/fpga-ml-accelerator · ★ 198 · Verilog · Prototype](https://repo.masters-masters.com/repos/thedatabusdotio/fpga-ml-accelerator)
- [hrvach/fpg1 · ★ 195 · Verilog · Prototype](https://repo.masters-masters.com/repos/hrvach/fpg1)
- [ulixxe/usb\_cdc · ★ 194 · Verilog · Prototype](https://repo.masters-masters.com/repos/ulixxe/usb_cdc)
- [muditbhargava66/High-Frequency-Trading-FPGA-System · ★ 194 · Verilog · Prototype](https://repo.masters-masters.com/repos/muditbhargava66/High-Frequency-Trading-FPGA-System)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.