# seabeam/yuu\_ahb

<https://repo.masters-masters.com/repos/seabeam/yuu_ahb>

[Accueil](https://repo.masters-masters.com/) › [seabeam](https://repo.masters-masters.com/owners/seabeam) › [yuu\_ahb](https://repo.masters-masters.com/repos/seabeam/yuu_ahb)

seabeam/yuu\_ahb, dépôt open source à 106 étoiles sur GitHub. Carte Prototype de RepoMasters. UVM AHB VIP Langage : SystemVerilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [seabeam](https://repo.masters-masters.com/owners/seabeam) |
| Étoiles | 106 |
| Forks | 24 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | MIT |
| Création | 2019 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [seabeam/yuu\_ahb](https://github.com/seabeam/yuu_ahb) |

## Fiche du dépôt

UVM AHB VIP

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts SystemVerilog

- [spcl/pspin · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/spcl/pspin)
- [WangXuan95/UH-JLS · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/UH-JLS)
- [chili-chips-ba/openCologne · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne)
- [gundy/tiny-synth · ★ 105 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/gundy/tiny-synth)
- [OPAE/intel-fpga-bbb · ★ 104 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/OPAE/intel-fpga-bbb)
- [YosysHQ/nerv · ★ 103 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/YosysHQ/nerv)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.