# spcl/pspin

<https://repo.masters-masters.com/repos/spcl/pspin>

[Accueil](https://repo.masters-masters.com/) › [spcl](https://repo.masters-masters.com/owners/spcl) › [pspin](https://repo.masters-masters.com/repos/spcl/pspin)

spcl/pspin, dépôt open source à 108 étoiles sur GitHub. Carte Prototype de RepoMasters. PsPIN: A RISC-V in-network accelerator for flexible high-performance…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [spcl](https://repo.masters-masters.com/owners/spcl) |
| Étoiles | 108 |
| Forks | 20 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2021 |
| Sujets | packet-processing, in-network-compute, spin, networking, pulp |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [spcl/pspin](https://github.com/spcl/pspin) |

## Fiche du dépôt

PsPIN: A RISC-V in-network accelerator for flexible high-performance low-power packet processing

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de spcl

- [spcl/graph-of-thoughts · ★ 2 851 · Python · RC](https://repo.masters-masters.com/repos/spcl/graph-of-thoughts)
- [spcl/dace · ★ 598 · Python · Alpha](https://repo.masters-masters.com/repos/spcl/dace)
- [spcl/QuaRot · ★ 540 · Python · Alpha](https://repo.masters-masters.com/repos/spcl/QuaRot)
- [spcl/gemm\_hls · ★ 394 · C++ · Alpha](https://repo.masters-masters.com/repos/spcl/gemm_hls)
- [spcl/pymlir · ★ 269 · Python · Alpha](https://repo.masters-masters.com/repos/spcl/pymlir)
- [spcl/MRAG · ★ 242 · Python · Prototype](https://repo.masters-masters.com/repos/spcl/MRAG)

## D’autres dépôts SystemVerilog

- [Weiyet/MakerCode\_RTLChallenge · ★ 109 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/Weiyet/MakerCode_RTLChallenge)
- [WangXuan95/UH-JLS · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/UH-JLS)
- [chili-chips-ba/openCologne · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne)
- [seabeam/yuu\_ahb · ★ 106 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/seabeam/yuu_ahb)
- [gundy/tiny-synth · ★ 105 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/gundy/tiny-synth)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.