# srg320/Saturn\_MiSTer

<https://repo.masters-masters.com/repos/srg320/Saturn_MiSTer>

[Accueil](https://repo.masters-masters.com/) › [srg320](https://repo.masters-masters.com/owners/srg320) › [Saturn\_MiSTer](https://repo.masters-masters.com/repos/srg320/Saturn_MiSTer)

srg320/Saturn\_MiSTer, dépôt open source à 166 étoiles sur GitHub. Carte Prototype de RepoMasters. Langage : SystemVerilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [srg320](https://repo.masters-masters.com/owners/srg320) |
| Étoiles | 166 |
| Forks | 16 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2021 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [srg320/Saturn\_MiSTer](https://github.com/srg320/Saturn_MiSTer) |

## Fiche du dépôt

Pas de description.

Archivé : ce dépôt n’évolue plus

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts SystemVerilog

- [riscv-verification/RVVI · ★ 168 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/riscv-verification/RVVI)
- [bsc-loca/sargantana · ★ 168 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/bsc-loca/sargantana)
- [munetomo-maruyama/mmRISC-2 · ★ 168 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/munetomo-maruyama/mmRISC-2)
- [gnodipac886/ViT-FPGA-TPU · ★ 165 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/gnodipac886/ViT-FPGA-TPU)
- [GodelMachine/AHB2 · ★ 164 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/GodelMachine/AHB2)
- [openhwfoundation/cv32e40s · ★ 163 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40s)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.