# stnolting/neorv32

<https://repo.masters-masters.com/repos/stnolting/neorv32>

[Accueil](https://repo.masters-masters.com/) › [stnolting](https://repo.masters-masters.com/owners/stnolting) › [neorv32](https://repo.masters-masters.com/repos/stnolting/neorv32)

stnolting/neorv32, dépôt open source à 2 302 étoiles sur GitHub. Carte RC de RepoMasters. 🖥️ A small, customizable and extensible MCU-class 32-bit RISC-V…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [stnolting](https://repo.masters-masters.com/owners/stnolting) |
| Étoiles | 2 302 |
| Forks | 399 |
| Langage | [VHDL](https://repo.masters-masters.com/languages/vhdl) |
| Licence | BSD-3-Clause |
| Création | 2020 |
| Sujets | risc-v, soft-core, vhdl, fpga, soc, microcontroller, processor, cpu, verilog, asic |
| Rang | [RC (2 000 à 4 999 ★)](https://repo.masters-masters.com/ranks/blockbuster) |
| Voir sur GitHub | [stnolting/neorv32](https://github.com/stnolting/neorv32) |

## Fiche du dépôt

🖥️ A small, customizable and extensible MCU-class 32-bit RISC-V soft-core CPU and microcontroller-like SoC written in platform-independent VHDL.

Rang des dépôts qui ont 2 000 à 4 999 ★ sur GitHub. Probabilité publiée par carte tirée : 3 %. Rareté : Épique.

## Autres dépôts de stnolting

- [stnolting/neoTRNG · ★ 231 · VHDL · Prototype](https://repo.masters-masters.com/repos/stnolting/neoTRNG)
- [stnolting/neo430 · ★ 212 · VHDL · Prototype](https://repo.masters-masters.com/repos/stnolting/neo430)
- [stnolting/fpga\_puf · ★ 145 · VHDL · Prototype](https://repo.masters-masters.com/repos/stnolting/fpga_puf)
- [stnolting/riscv-gcc-prebuilt · ★ 107 · Shell · Prototype](https://repo.masters-masters.com/repos/stnolting/riscv-gcc-prebuilt)
- [stnolting/captouch · ★ 106 · VHDL · Prototype](https://repo.masters-masters.com/repos/stnolting/captouch)
- [stnolting/neorv32-setups · ★ 102 · VHDL · Prototype](https://repo.masters-masters.com/repos/stnolting/neorv32-setups)

## D’autres dépôts VHDL

- [ghdl/ghdl · ★ 2 917 · VHDL · RC](https://repo.masters-masters.com/repos/ghdl/ghdl)
- [progranism/Open-Source-FPGA-Bitcoin-Miner · ★ 1 386 · VHDL · Bêta](https://repo.masters-masters.com/repos/progranism/Open-Source-FPGA-Bitcoin-Miner)
- [open-logic/open-logic · ★ 1 033 · VHDL · Bêta](https://repo.masters-masters.com/repos/open-logic/open-logic)
- [VUnit/vunit · ★ 854 · VHDL · Bêta](https://repo.masters-masters.com/repos/VUnit/vunit)

---
Données : GitHub · Illustration : image publique du projet, pixelisée par RepoMasters.