# subbdue/systemverilog.io

<https://repo.masters-masters.com/repos/subbdue/systemverilog.io>

[Accueil](https://repo.masters-masters.com/) › [subbdue](https://repo.masters-masters.com/owners/subbdue) › [systemverilog.io](https://repo.masters-masters.com/repos/subbdue/systemverilog.io)

subbdue/systemverilog.io, dépôt open source à 226 étoiles sur GitHub. Carte Prototype de RepoMasters. Code used in Langage : SystemVerilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [subbdue](https://repo.masters-masters.com/owners/subbdue) |
| Étoiles | 226 |
| Forks | 32 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2016 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [subbdue/systemverilog.io](https://github.com/subbdue/systemverilog.io) |

## Fiche du dépôt

Code used in

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts SystemVerilog

- [zama-ai/hpu\_fpga · ★ 233 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/zama-ai/hpu_fpga)
- [pulp-platform/snitch · ★ 229 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/pulp-platform/snitch)
- [svunit/svunit · ★ 227 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/svunit/svunit)
- [agg23/openfpga-NES · ★ 224 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/agg23/openfpga-NES)
- [tilk/riscv-simple-sv · ★ 216 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/tilk/riscv-simple-sv)
- [taichi-ishitani/tnoc · ★ 215 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/taichi-ishitani/tnoc)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.