# thousrm/universal\_NPU-CNN\_accelerator

<https://repo.masters-masters.com/repos/thousrm/universal_NPU-CNN_accelerator>

[Accueil](https://repo.masters-masters.com/) › [thousrm](https://repo.masters-masters.com/owners/thousrm) › [universal\_NPU-CNN\_accelerator](https://repo.masters-masters.com/repos/thousrm/universal_NPU-CNN_accelerator)

thousrm/universal\_NPU-CNN\_accelerator, dépôt open source à 184 étoiles sur GitHub. Carte Prototype de RepoMasters. hardware design of universal NPU(CNN…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [thousrm](https://repo.masters-masters.com/owners/thousrm) |
| Étoiles | 184 |
| Forks | 17 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2023 |
| Sujets | cnn, hardware-design, npu, verilog, cnn-accelerator, asic-design |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [thousrm/universal\_NPU-CNN\_accelerator](https://github.com/thousrm/universal_NPU-CNN_accelerator) |

## Fiche du dépôt

hardware design of universal NPU(CNN accelerator) for various convolution neural network

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [ZipCPU/vgasim · ★ 185 · Verilog · Prototype](https://repo.masters-masters.com/repos/ZipCPU/vgasim)
- [openrisc/or1200 · ★ 184 · Verilog · Prototype](https://repo.masters-masters.com/repos/openrisc/or1200)
- [pnnl/OpenCGRA · ★ 184 · Verilog · Prototype](https://repo.masters-masters.com/repos/pnnl/OpenCGRA)
- [ash-olakangal/RISC-V-Processor · ★ 183 · Verilog · Prototype](https://repo.masters-masters.com/repos/ash-olakangal/RISC-V-Processor)
- [zhanghai/archexp · ★ 182 · Verilog · Prototype](https://repo.masters-masters.com/repos/zhanghai/archexp)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.