# trivialmips/TrivialMIPS

<https://repo.masters-masters.com/repos/trivialmips/TrivialMIPS>

[Accueil](https://repo.masters-masters.com/) › [trivialmips](https://repo.masters-masters.com/owners/trivialmips) › [TrivialMIPS](https://repo.masters-masters.com/repos/trivialmips/TrivialMIPS)

trivialmips/TrivialMIPS, dépôt open source à 110 étoiles sur GitHub. Carte Prototype de RepoMasters. MIPS32 CPU implemented in SystemVerilog, with superscalar…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [trivialmips](https://repo.masters-masters.com/owners/trivialmips) |
| Étoiles | 110 |
| Forks | 35 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2018 |
| Sujets | systemverilog, mips, fpga, xilinx, cpu, fpga-soc |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [trivialmips/TrivialMIPS](https://github.com/trivialmips/TrivialMIPS) |

## Fiche du dépôt

MIPS32 CPU implemented in SystemVerilog, with superscalar and FPU support

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de trivialmips

- [trivialmips/nontrivial-mips · ★ 609 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/trivialmips/nontrivial-mips)

## D’autres dépôts SystemVerilog

- [Verdvana/AXI4\_Interconnect · ★ 111 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/Verdvana/AXI4_Interconnect)
- [ttchisholm/10g-low-latency-ethernet · ★ 111 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/ttchisholm/10g-low-latency-ethernet)
- [RoaLogic/ahb3lite\_interconnect · ★ 110 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/RoaLogic/ahb3lite_interconnect)
- [eliaskousk/parallella-riscv · ★ 109 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/eliaskousk/parallella-riscv)
- [mmxsrup/axi4-interface · ★ 109 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/mmxsrup/axi4-interface)
- [Weiyet/MakerCode\_RTLChallenge · ★ 109 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/Weiyet/MakerCode_RTLChallenge)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.