# turbo9team/turbo9

<https://repo.masters-masters.com/repos/turbo9team/turbo9>

[Accueil](https://repo.masters-masters.com/) › [turbo9team](https://repo.masters-masters.com/owners/turbo9team) › [turbo9](https://repo.masters-masters.com/repos/turbo9team/turbo9)

turbo9team/turbo9, dépôt open source à 174 étoiles sur GitHub. Carte Prototype de RepoMasters. Turbo9 - Pipelined 6809 Microprocessor IP Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [turbo9team](https://repo.masters-masters.com/owners/turbo9team) |
| Étoiles | 174 |
| Forks | 12 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2023 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [turbo9team/turbo9](https://github.com/turbo9team/turbo9) |

## Fiche du dépôt

Turbo9 - Pipelined 6809 Microprocessor IP

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [mustafabbas/ECE1373\_2016\_hft\_on\_fpga · ★ 176 · Verilog · Prototype](https://repo.masters-masters.com/repos/mustafabbas/ECE1373_2016_hft_on_fpga)
- [MiSTer-devel/NeoGeo\_MiSTer · ★ 176 · Verilog · Prototype](https://repo.masters-masters.com/repos/MiSTer-devel/NeoGeo_MiSTer)
- [AUCOHL/DFFRAM · ★ 176 · Verilog · Prototype](https://repo.masters-masters.com/repos/AUCOHL/DFFRAM)
- [zeldin/iceGDROM · ★ 173 · Verilog · Prototype](https://repo.masters-masters.com/repos/zeldin/iceGDROM)
- [THU-DSP-LAB/ventus-gpgpu-verilog · ★ 172 · Verilog · Prototype](https://repo.masters-masters.com/repos/THU-DSP-LAB/ventus-gpgpu-verilog)
- [1801BM1/vm80a · ★ 171 · Verilog · Prototype](https://repo.masters-masters.com/repos/1801BM1/vm80a)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.