# ultraembedded/exactstep

<https://repo.masters-masters.com/repos/ultraembedded/exactstep>

[Accueil](https://repo.masters-masters.com/) › [ultraembedded](https://repo.masters-masters.com/owners/ultraembedded) › [exactstep](https://repo.masters-masters.com/repos/ultraembedded/exactstep)

ultraembedded/exactstep, dépôt open source à 114 étoiles sur GitHub. Carte Prototype de RepoMasters. Instruction set simulator for RISC-V, MIPS and ARM-v6m

| Champ | Valeur |
| --- | --- |
| Propriétaire | [ultraembedded](https://repo.masters-masters.com/owners/ultraembedded) |
| Étoiles | 114 |
| Forks | 18 |
| Langage | [C++](https://repo.masters-masters.com/languages/c-plus-plus) |
| Licence | BSD-3-Clause |
| Création | 2019 |
| Sujets | instruction-set-simulator, risc-v, riscv32, riscv64, riscv-simulator, armv6, mips, mips32 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [ultraembedded/exactstep](https://github.com/ultraembedded/exactstep) |

## Fiche du dépôt

Instruction set simulator for RISC-V, MIPS and ARM-v6m

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de ultraembedded

- [ultraembedded/riscv · ★ 1 811 · Verilog · Bêta](https://repo.masters-masters.com/repos/ultraembedded/riscv)
- [ultraembedded/biriscv · ★ 1 327 · Verilog · Bêta](https://repo.masters-masters.com/repos/ultraembedded/biriscv)
- [ultraembedded/cores · ★ 939 · Verilog · Bêta](https://repo.masters-masters.com/repos/ultraembedded/cores)
- [ultraembedded/core\_ddr3\_controller · ★ 644 · Verilog · Alpha](https://repo.masters-masters.com/repos/ultraembedded/core_ddr3_controller)
- [ultraembedded/FPGAmp · ★ 307 · C · Alpha](https://repo.masters-masters.com/repos/ultraembedded/FPGAmp)
- [ultraembedded/core\_jpeg · ★ 283 · Verilog · Alpha](https://repo.masters-masters.com/repos/ultraembedded/core_jpeg)

## D’autres dépôts C++

- [2dom/keypad · ★ 114 · C++ · Prototype](https://repo.masters-masters.com/repos/2dom/keypad)
- [swellweb/reame · ★ 114 · C++ · Prototype](https://repo.masters-masters.com/repos/swellweb/reame)
- [helloyork/shittim-logon · ★ 114 · C++ · Prototype](https://repo.masters-masters.com/repos/helloyork/shittim-logon)
- [vicaya/hypertable · ★ 114 · C++ · Prototype](https://repo.masters-masters.com/repos/vicaya/hypertable)
- [apache/activemq-cpp · ★ 114 · C++ · Prototype](https://repo.masters-masters.com/repos/apache/activemq-cpp)
- [vavrusa/libusbnet · ★ 114 · C++ · Prototype](https://repo.masters-masters.com/repos/vavrusa/libusbnet)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.