# zhan6841/FPGA-Accelerator-for-AES-LeNet-VGG16

<https://repo.masters-masters.com/repos/zhan6841/FPGA-Accelerator-for-AES-LeNet-VGG16>

[Accueil](https://repo.masters-masters.com/) › [zhan6841](https://repo.masters-masters.com/owners/zhan6841) › [FPGA-Accelerator-for-AES-LeNet-VGG16](https://repo.masters-masters.com/repos/zhan6841/FPGA-Accelerator-for-AES-LeNet-VGG16)

zhan6841/FPGA-Accelerator-for-AES-LeNet-VGG16, dépôt open source à 109 étoiles sur GitHub. Carte Prototype de RepoMasters. FPGA/AES/LeNet/VGG16

| Champ | Valeur |
| --- | --- |
| Propriétaire | [zhan6841](https://repo.masters-masters.com/owners/zhan6841) |
| Étoiles | 109 |
| Forks | 22 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2018 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [zhan6841/FPGA-Accelerator-for-AES-LeNet-VGG16](https://github.com/zhan6841/FPGA-Accelerator-for-AES-LeNet-VGG16) |

## Fiche du dépôt

FPGA/AES/LeNet/VGG16

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [viktor-prutyanov/drec-fpga-intro · ★ 109 · Verilog · Prototype](https://repo.masters-masters.com/repos/viktor-prutyanov/drec-fpga-intro)
- [mgtm98/pcie5\_phy · ★ 109 · Verilog · Prototype](https://repo.masters-masters.com/repos/mgtm98/pcie5_phy)
- [zf3/psram-tang-nano-9k · ★ 109 · Verilog · Prototype](https://repo.masters-masters.com/repos/zf3/psram-tang-nano-9k)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.