Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage. Crédits

PrototypeCommune

Dazhuzhu-github/systolic-array

verilog实现TPU中的脉动阵列计算卷积的module

Propriétaire: Dazhuzhu-github (compte personnel)
Étoiles: Étoiles : 181
Forks: Forks : 15
Langage: Verilog
Licence: Aucune
Création: 2021
Rang: Prototype (100 à 249 ★) Ce que veut dire ce rang

Voir sur GitHub

D’autres dépôts Verilog

Tous les dépôts Verilog

sfmth/OpenSpikeÉtoiles : 182VerilogPrototype
1801BM1/cpu11Étoiles : 181VerilogPrototype
nand2mario/usb_hid_hostÉtoiles : 181VerilogPrototype
ZipCPU/dspfiltersÉtoiles : 180VerilogPrototype
olofk/corescoreÉtoiles : 180VerilogPrototype