PrototypeCommune
StefanSredojevic/Deep-Neural-Network-Hardware-Accelerator
SystemVerilog HDL and TB code Deep Neural Network Hardware Accelerator implementation on zybo 7010 FPGA and also C code for Vivado SDK Software
- Propriétaire
- StefanSredojevic (compte personnel)
- Étoiles
- Étoiles : 117
- Forks
- Forks : 46
- Langage
- SystemVerilog
- Licence
- Aucune
- Création
- 2018
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
D’autres dépôts SystemVerilog
Tous les dépôts SystemVerilog- daglem/reDIP-SIDÉtoiles : 121SystemVerilogPrototype
- krikzz/mega-ed-pubÉtoiles : 120SystemVerilogPrototype
- Siddhi-95/AHB-to-APB-Bridge-VerificationÉtoiles : 120SystemVerilogPrototype
- chili-chips-ba/openCologne-PCIEÉtoiles : 115SystemVerilogPrototype
- nand2mario/z8086Étoiles : 114SystemVerilogPrototype
- pulp-platform/heroÉtoiles : 113SystemVerilogPrototype