Illustration : image publique du projet, pixelisée par RepoMasters. Crédits

BêtaRare

TerosTechnology/vscode-terosHDL

VHDL and Verilog/SV IDE: state machine viewer, linter, documentation, snippets... and more!

Propriétaire: TerosTechnology (organisation)
Étoiles: Étoiles : 743
Forks: Forks : 78
Langage: VHDL
Licence: GPL-3.0
Création: 2020
Sujets: verilogvhdlsystemverilogfpga
Rang: Bêta (700 à 1 999 ★) Ce que veut dire ce rang

Voir sur GitHub

D’autres dépôts VHDL

Tous les dépôts VHDL

VUnit/vunitÉtoiles : 854VHDLBêta
hamsternz/FPGA_WebserverÉtoiles : 796VHDLBêta
ikorb/gcvideoÉtoiles : 766VHDLBêta
asicguy/gplgpuÉtoiles : 704VHDLBêta
kangyuzhe666/ZYNQ7010-7020_AD9363Étoiles : 619VHDLAlpha
VLSI-EDA/PoCÉtoiles : 607VHDLAlpha