AlphaPeu commune
WangXuan95/USTC-RVSoC
An FPGA-based RISC-V CPU+SoC with a simple and extensible peripheral bus. 基于FPGA的RISC-V SoC，包含一个RV32I CPU、一个简单可扩展的总线、一些外设。
- Propriétaire
- WangXuan95 (compte personnel)
- Étoiles
- Étoiles : 442
- Forks
- Forks : 81
- Langage
- SystemVerilog
- Licence
- GPL-3.0
- Création
- 2019
- Sujets
- riscvrisc-vrv32isocfpgasoftcorertlverilogsystemverilogcpu
- Rang
- Alpha (250 à 699 ★) Ce que veut dire ce rang
Autres dépôts de WangXuan95
Les 23 dépôts de WangXuan95- WangXuan95/FPGA-FOCÉtoiles : 993VerilogBêta
- WangXuan95/FPGA-USB-DeviceÉtoiles : 934VerilogBêta
- WangXuan95/Xilinx-FPGA-PCIe-XDMA-TutorialÉtoiles : 868BatchfileBêta
- WangXuan95/BSV_Tutorial_cnÉtoiles : 612BluespecAlpha
- WangXuan95/FPGA-ftdi245fifoÉtoiles : 363VerilogAlpha
- WangXuan95/FPGA-CANÉtoiles : 363VerilogAlpha
D’autres dépôts SystemVerilog
Tous les dépôts SystemVerilog- VerificationExcellence/SystemVerilogReferenceÉtoiles : 473SystemVerilogAlpha
- fpgasystems/CoyoteÉtoiles : 468SystemVerilogAlpha
- RoaLogic/RV12Étoiles : 454SystemVerilogAlpha
- raulbehl/100DaysOfRTLÉtoiles : 428SystemVerilogAlpha
- gtaylormb/opl3_fpgaÉtoiles : 410SystemVerilogAlpha
- chipsalliance/sv-testsÉtoiles : 406SystemVerilogAlpha