PrototypeCommune
abdelazeem201/Cadence-RTL-to-GDSII-Flow
In this tutorial, you learn how to implement a design from RTL-to-GDSII using Cadence® tools.
- Propriétaire
- abdelazeem201 (compte personnel)
- Étoiles
- Étoiles : 141
- Forks
- Forks : 32
- Langage
- Verilog
- Licence
- MIT
- Création
- 2023
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
Autres dépôts de abdelazeem201
Les 3 dépôts de abdelazeem201- abdelazeem201/ASIC-Design-RoadmapÉtoiles : 578VerilogAlpha
- abdelazeem201/Systolic-array-implementation-in-RTL-for-TPUÉtoiles : 384VerilogAlpha
D’autres dépôts Verilog
Tous les dépôts Verilog- MoonshotAI/nano-kpuÉtoiles : 144VerilogPrototype
- Azalea8/riscv_cpuÉtoiles : 141VerilogPrototype
- RongyeL/EasyAXIÉtoiles : 141VerilogPrototype
- MiSTer-devel/Gameboy_MiSTerÉtoiles : 140VerilogPrototype
- WangXuan95/FPGA-SDfakeÉtoiles : 140VerilogPrototype