BêtaRare
aolofsson/oh
Verilog library for ASIC and FPGA designers
Archivé : ce dépôt n’évolue plus
- Propriétaire
- aolofsson (compte personnel)
- Étoiles
- Étoiles : 1 440
- Forks
- Forks : 304
- Langage
- Verilog
- Licence
- MIT
- Création
- 2015
- Rang
- Bêta (700 à 1 999 ★) Ce que veut dire ce rang
Autres dépôts de aolofsson
Les 4 dépôts de aolofsson- aolofsson/awesome-opensource-hardwareÉtoiles : 2 454PythonRC
- aolofsson/awesome-semiconductor-startupsÉtoiles : 784PythonBêta
- aolofsson/awesome-opensource-hardware-reposÉtoiles : 364PythonAlpha
D’autres dépôts Verilog
Tous les dépôts Verilog- alexforencich/verilog-pcieÉtoiles : 1 675VerilogBêta
- ZipCPU/zipcpuÉtoiles : 1 597VerilogBêta
- XUANTIE-RV/openc910Étoiles : 1 490VerilogBêta
- VerticalResearchGroup/miaowÉtoiles : 1 430VerilogBêta
- tiny-tpu-v2/tiny-tpuÉtoiles : 1 411VerilogBêta
- ultraembedded/biriscvÉtoiles : 1 327VerilogBêta