PrototypeCommune
ash-olakangal/RISC-V-Processor
Verilog implementation of multi-stage 32-bit RISC-V processor
- Propriétaire
- ash-olakangal (compte personnel)
- Étoiles
- Étoiles : 183
- Forks
- Forks : 50
- Langage
- Verilog
- Licence
- Aucune
- Création
- 2020
- Sujets
- computer-architecturerisc-vverilogrisc-processor
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
D’autres dépôts Verilog
Tous les dépôts Verilog- openrisc/or1200Étoiles : 184VerilogPrototype
- pnnl/OpenCGRAÉtoiles : 184VerilogPrototype
- thousrm/universal_NPU-CNN_acceleratorÉtoiles : 184VerilogPrototype
- zhanghai/archexpÉtoiles : 182VerilogPrototype
- sfmth/OpenSpikeÉtoiles : 182VerilogPrototype
- 1801BM1/cpu11Étoiles : 181VerilogPrototype