PrototypeCommune
ekb0412/100DaysofRTL
"100 days of RTL" is a personal project to learn Verilog HDL RTL design in 100 days, using Xilinx Vivado
- Propriétaire
- ekb0412 (compte personnel)
- Étoiles
- Étoiles : 133
- Forks
- Forks : 17
- Langage
- Verilog
- Licence
- Apache-2.0
- Création
- 2023
- Sujets
- digital-system-designasicfpgaxilinx-vivadoverilog-hdlvlsi-design
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
D’autres dépôts Verilog
Tous les dépôts Verilog- AugustinJose1221/FPGA-BuildÉtoiles : 134VerilogPrototype
- robinhedwards/UltimateCartÉtoiles : 133VerilogPrototype
- ZipCPU/openartyÉtoiles : 133VerilogPrototype
- MiSTer-devel/Genesis_MiSTerÉtoiles : 132VerilogPrototype
- circuitgraph/circuitgraphÉtoiles : 132VerilogPrototype