Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage. Crédits

PrototypeCommune

gt-synergy-lab/SIGMA

RTL implementation of Flex-DPE.

Propriétaire: gt-synergy-lab (organisation)
Étoiles: Étoiles : 119
Forks: Forks : 33
Langage: Verilog
Licence: Aucune
Création: 2020
Rang: Prototype (100 à 249 ★) Ce que veut dire ce rang

Voir sur GitHub

D’autres dépôts Verilog

Tous les dépôts Verilog

spacemen3/PDP-1Étoiles : 119VerilogPrototype
Ummidichandrika/100-Days-of-RTLÉtoiles : 119VerilogPrototype
WangXuan95/FPGA-HDMIÉtoiles : 119VerilogPrototype
freecores/8051Étoiles : 118VerilogPrototype