RepoMasters
Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage. Crédits
PrototypeCommune

hell03end/verilog-uart

Simple 8-bit UART realization on Verilog HDL.

Archivé : ce dépôt n’évolue plus

Propriétaire
hell03end (compte personnel)
Étoiles
Étoiles : 121
Forks
Forks : 21
Langage
Verilog
Licence
MIT
Création
2018
Sujets
veriloghdlquartusuartfpga
Rang
Prototype (100 à 249 ★) Ce que veut dire ce rang
Voir sur GitHub

D’autres dépôts Verilog

Tous les dépôts Verilog