Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage. Crédits

PrototypeCommune

jasonlin316/RISC-V-CPU

A RISC-V 5-stage pipelined CPU that supports vector instructions. Tape-out with U18 technology.

Propriétaire: jasonlin316 (compte personnel)
Étoiles: Étoiles : 153
Forks: Forks : 28
Langage: Verilog
Licence: Aucune
Création: 2019
Sujets: risc-vriscv32gate-levelplace-and-routevectorprocessorchiptape-outverilog
Rang: Prototype (100 à 249 ★) Ce que veut dire ce rang

D’autres dépôts Verilog