PrototypeCommune
karthisugumar/CSE240D-Hierarchical_Mesh_NoC-Eyeriss_v2
A SystemVerilog implementation of Row-Stationary dataflow and Hierarchical Mesh Network-on-Chip Architecture based on Eyeriss CNN Accelerator
- Propriétaire
- karthisugumar (compte personnel)
- Étoiles
- Étoiles : 187
- Forks
- Forks : 30
- Langage
- SystemVerilog
- Licence
- Aucune
- Création
- 2019
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
D’autres dépôts SystemVerilog
Tous les dépôts SystemVerilog- nand2mario/z386Étoiles : 192SystemVerilogPrototype
- PacktPublishing/The-FPGA-Programming-Handbook-Second-EditionÉtoiles : 191SystemVerilogPrototype
- kumarrishav14/AXIÉtoiles : 187SystemVerilogPrototype
- Xilinx/RecoNICÉtoiles : 181SystemVerilogPrototype
- agg23/fpga-tamagotchiÉtoiles : 178SystemVerilogPrototype
- kilmu1337/VGK-DMA-BYPASSÉtoiles : 178SystemVerilogPrototype