PrototypeCommune
lvd2/ay-3-8910_reverse_engineered
The reverse-engineered AY-3-8910 chip. Transistor-level schematics, verilog model and a testbench with tools, that can render register dump files into .flac soundtrack.
- Propriétaire
- lvd2 (compte personnel)
- Étoiles
- Étoiles : 106
- Forks
- Forks : 11
- Langage
- Verilog
- Licence
- GPL-3.0
- Création
- 2019
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
D’autres dépôts Verilog
Tous les dépôts Verilog- cavnex/mc6809Étoiles : 106VerilogPrototype
- ZipCPU/sdrÉtoiles : 106VerilogPrototype
- WangXuan95/FPGA-RMII-SMIIÉtoiles : 106VerilogPrototype
- m-labs/lm32Étoiles : 105VerilogPrototype