PrototypeCommune
meiniKi/FazyRV
A minimal-area RISC-V core with a scalable data path to 1, 2, 4, or 8 bits and manifold variants.
- Propriétaire
- meiniKi (compte personnel)
- Étoiles
- Étoiles : 124
- Forks
- Forks : 9
- Langage
- SystemVerilog
- Licence
- Aucune
- Création
- 2024
- Sujets
- computer-architecturedigital-designembedded-systemsfpgarisc-vsystem-on-chipvlsi-design
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
D’autres dépôts SystemVerilog
Tous les dépôts SystemVerilog- nelsoncsc/ISP_UVMÉtoiles : 124SystemVerilogPrototype
- lowRISC/muntjacÉtoiles : 124SystemVerilogPrototype
- openhwfoundation/cv-hpdcacheÉtoiles : 124SystemVerilogPrototype
- pulp-platform/pulp_clusterÉtoiles : 123SystemVerilogPrototype