BêtaRare
open-sdr/openwifi-hw
open-source IEEE 802.11 WiFi baseband FPGA (chip) design: FPGA, hardware
- Propriétaire
- open-sdr (organisation)
- Étoiles
- Étoiles : 916
- Forks
- Forks : 314
- Langage
- Verilog
- Licence
- AGPL-3.0
- Création
- 2019
- Sujets
- fpgaofdmwi-fizynqlinuxmac80211csmadmaveriloghls
- Rang
- Bêta (700 à 1 999 ★) Ce que veut dire ce rang
Autres dépôts de open-sdr
Les 2 dépôts de open-sdr- open-sdr/openwifiÉtoiles : 4 857CRC
D’autres dépôts Verilog
Tous les dépôts Verilog- WangXuan95/FPGA-FOCÉtoiles : 994VerilogBêta
- ultraembedded/coresÉtoiles : 940VerilogBêta
- WangXuan95/FPGA-USB-DeviceÉtoiles : 934VerilogBêta
- FeSens/openTPUÉtoiles : 898VerilogBêta
- lvyufeng/step_into_mipsÉtoiles : 886VerilogBêta
- KastnerRG/riffaÉtoiles : 884VerilogBêta