PrototypeCommune
ultraembedded/core_audio
Audio controller (I2S, SPDIF, DAC)
- Propriétaire
- ultraembedded (compte personnel)
- Étoiles
- Étoiles : 101
- Forks
- Forks : 19
- Langage
- Verilog
- Licence
- GPL-2.0
- Création
- 2019
- Sujets
- i2sspdifdacaudioaxi4-liteverilogfpga
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
Autres dépôts de ultraembedded
Les 14 dépôts de ultraembedded- ultraembedded/riscvÉtoiles : 1 811VerilogBêta
- ultraembedded/biriscvÉtoiles : 1 326VerilogBêta
- ultraembedded/coresÉtoiles : 939VerilogBêta
- ultraembedded/core_ddr3_controllerÉtoiles : 644VerilogAlpha
- ultraembedded/FPGAmpÉtoiles : 307CAlpha
- ultraembedded/core_jpegÉtoiles : 283VerilogAlpha
D’autres dépôts Verilog
Tous les dépôts Verilog- os-fpga/RaptorÉtoiles : 101VerilogPrototype
- vortexgpgpu/skyboxÉtoiles : 101VerilogPrototype
- ETH-PLUS/JingzhaoÉtoiles : 101VerilogPrototype
- jbush001/PASCÉtoiles : 101VerilogPrototype
- stanford-ppl/spatial-langÉtoiles : 101VerilogPrototype
- dawsonjon/verilog-mathÉtoiles : 101VerilogPrototype