AlphaPeu commune
WangXuan95/FPGA-UART
This repo includes 3 independent modules: UART receiver, UART transmitter, UART to AXI4 master. 本项目包含3个独立模块：UART接收器、UART发送器、UART转AXI4交互式调试器。
- Propriétaire
- WangXuan95 (compte personnel)
- Étoiles
- Étoiles : 354
- Forks
- Forks : 55
- Langage
- Verilog
- Licence
- GPL-3.0
- Création
- 2019
- Sujets
- uartverilogrtlfpga
- Rang
- Alpha (250 à 699 ★) Ce que veut dire ce rang
Autres dépôts de WangXuan95
Les 23 dépôts de WangXuan95- WangXuan95/FPGA-FOCÉtoiles : 993VerilogBêta
- WangXuan95/FPGA-USB-DeviceÉtoiles : 934VerilogBêta
- WangXuan95/Xilinx-FPGA-PCIe-XDMA-TutorialÉtoiles : 868BatchfileBêta
- WangXuan95/BSV_Tutorial_cnÉtoiles : 612BluespecAlpha
- WangXuan95/USTC-RVSoCÉtoiles : 442SystemVerilogAlpha
- WangXuan95/FPGA-ftdi245fifoÉtoiles : 363VerilogAlpha
D’autres dépôts Verilog
Tous les dépôts Verilog- TILOS-AI-Institute/MacroPlacementÉtoiles : 357VerilogAlpha
- 16SalomonArs/Pcileech-DMA-NVMe-VMDÉtoiles : 357VerilogAlpha
- ZipCPU/wbuart32Étoiles : 356VerilogAlpha
- WangXuan95/FPGA-SDcard-ReaderÉtoiles : 351VerilogAlpha
- WangXuan95/FPGA-JPEG-LS-encoderÉtoiles : 347VerilogAlpha
- marmolejo/zetÉtoiles : 345VerilogAlpha