PrototypeCommune
dshekhalev/FEC
FEC Codec IP core library for a some famous codes (BCH, RS, LDPC, Turbo)
- Propriétaire
- dshekhalev (compte personnel)
- Étoiles
- Étoiles : 153
- Forks
- Forks : 48
- Langage
- SystemVerilog
- Licence
- MIT
- Création
- 2023
- Sujets
- bch-codesdvbdvb-s2fecgolayldpcllrpolarreed-solomon-codesturbo
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
D’autres dépôts SystemVerilog
Tous les dépôts SystemVerilog- chipsalliance/caliptra-rtlÉtoiles : 160SystemVerilogPrototype
- accellera-official/uvm-coreÉtoiles : 156SystemVerilogPrototype
- Dollbar/OverflowÉtoiles : 154SystemVerilogPrototype
- waviousllc/wav-lpddr-hwÉtoiles : 148SystemVerilogPrototype
- WangXuan95/FPGA-SATA-HBAÉtoiles : 148SystemVerilogPrototype
- ic-lab-duth/RISC-V-VectorÉtoiles : 147SystemVerilogPrototype