PrototypeCommune
chipsalliance/caliptra-rtl
HW Design Collateral for Caliptra RoT IP
- Propriétaire
- chipsalliance (organisation)
- Étoiles
- Étoiles : 160
- Forks
- Forks : 108
- Langage
- SystemVerilog
- Licence
- Apache-2.0
- Création
- 2023
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
Autres dépôts de chipsalliance
Les 29 dépôts de chipsalliance- chipsalliance/chiselÉtoiles : 4 826ScalaRC
- chipsalliance/rocket-chipÉtoiles : 3 895ScalaRC
- chipsalliance/veribleÉtoiles : 1 974C++Bêta
- chipsalliance/riscv-dvÉtoiles : 1 375PythonBêta
- chipsalliance/Cores-VeeR-EH1Étoiles : 971SystemVerilogBêta
- chipsalliance/firrtlÉtoiles : 748ScalaBêta
D’autres dépôts SystemVerilog
Tous les dépôts SystemVerilog- iammituraj/pequeno_riscvÉtoiles : 161SystemVerilogPrototype
- chenyuliu577-cyber/jyd-rv32i-fpga-coreÉtoiles : 161SystemVerilogPrototype
- agalimberti/NoCRouterÉtoiles : 160SystemVerilogPrototype
- accellera-official/uvm-coreÉtoiles : 156SystemVerilogPrototype
- Dollbar/OverflowÉtoiles : 154SystemVerilogPrototype
- dshekhalev/FECÉtoiles : 153SystemVerilogPrototype