Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage. Crédits
PrototypeCommune

snbk001/Verilog-Design-Examples

Verilog Design Examples with self checking testbenches. Half Adder, Full Adder, Mux, ALU, D Flip Flop, Sequence Detector using Mealy machine and Moore machine, Number of 1s, Binary to Gray Conversion, Up down counter, Clock Divider, PIPO, n bit universal shift register, 4 bit LFSR, Single port RAM,…

Propriétaire
snbk001 (compte personnel)
Étoiles
Étoiles : 235
Forks
Forks : 40
Langage
Verilog
Licence
Aucune
Création
2022
Sujets
verilogtestbenchesverilog-designverilog-codeverilog-hdlverilog-programsverilog-projectself-checking
Rang
Prototype (100 à 249 ★) Ce que veut dire ce rang
Voir sur GitHub

D’autres dépôts Verilog

Tous les dépôts Verilog